65奈米製程

台積公司於2005年領先專業積體電路製造服務領域成功試產65奈米晶片,並於2006年成功通過65奈米製程技術的產品驗證,並針對客戶需求率先推出低耗電量(Low Power)製程技術。

之後,更迅速推出不同產品應用的65奈米製程,包括泛用型(General Purpose)、混合訊號/射頻低耗電技術等製程、嵌入式動態隨機存取記憶體製程、多次可程式非揮發性記憶體製程、嵌入式快閃記憶體、高壓製程、BCD電源管理以及微機電製程等。其產品應用相當廣泛,包括行動裝置、電腦、車用電子、物聯網以及穿戴式裝置等。

台積公司65奈米製程技術是第三代同時採用銅製程及低介電質技術。與前一世代的90奈米製程技術相較,65奈米製程技術的標準元件密度增為兩倍。此一製程具備更高的整合性、更好的晶片效能,並擁有創新電源管理技術,能大幅降低耗電量。

65奈米製程

相關資訊