公司年報 > 2013 > 營運概況 > 技術領導地位
技術領導地位
English

研發團隊之組織與投資

民國一百零二年,台積公司持續擴大研發規模。全年研發總預算約佔總營收之8%,此一研發投資規模不僅與眾多世界級一流科技公司相當,甚至超越了許多公司的規模。由於研發預算增加,台積公司也同時擴增研發團隊人力,增幅達11%。

img

有鑑於驅動互補金屬氧化物半導體(CMOS)製程微縮的摩爾定律技術是否能繼續延伸所面臨的技術挑戰日趨複雜,台積公司研發組織的努力著重於讓台積公司持續提供客戶領先的製程技術及設計解決方案,以協助客戶在今日複雜且充滿挑戰的市場環境中成功且快速地推出其產品。民國一百零二年研發組織成功克服這些挑戰,推出業界領先的20奈米技術,並完成首項利用三維鰭式場效電晶體(3D FinFET)整合式技術平台之16奈米技術的開發目標並且進入試產。研發組織持續創新以維持技術領導地位,10奈米技術已完成進階開發並進入全面開發,同時7奈米技術已進入初期開發階段。

除了發展互補金屬氧化物半導體技術,台積公司並廣泛地對其他半導體技術進行研發,以提供客戶行動系統單晶片(SoC)產品及其他應用所需的功能。民國一百零二年完成的重點包括:CoWoS™三維封裝技術量產、28奈米技術延伸應用至射頻及嵌入式快閃記憶體技術、領先業界於十二吋廠導入雙極-互補金屬氧化半導體-雙重擴散金屬氧化半導體(BCD)電源技術、以及台積公司針對高頻功率應用的首項寬能隙(Wide Band Gap)氮化鎵(GaN)半導體技術已生產就緒。

台積公司亦致力於維繫與外部重要研發夥伴的合作以及與世界級研發機構的聯盟,例如台積公司是歐洲知名半導體技術研發中心IMEC的核心合作夥伴,並持續贊助全球頂尖大學從事奈米技術研究,以推動創新及奈米電子技術的演進。民國一百零二年台積公司與國立台灣大學及交通大學攜手成立共同研發中心,並預期民國一百零三年在台灣成立更多的研究中心。

民國一百零二年研究發展成果

研究發展組織卓越成果

28奈米製程技術

台積公司發表全球首項28奈米高介電三閘極技術(28HPT),相較於28奈米高效能技術(28HPM),28HPT在相同漏電功率基礎上速度增快10%,28HPT在晶圓十二廠以及晶圓十五廠已完成生產驗證,良率與28HPM相當。

20奈米製程技術

台積公司20奈米製程技術已成功通過量產驗證。

16奈米製程技術

16奈米製程技術主要使用鰭式場效電晶體(FinFET)加上第三代高介電層/金屬閘極(HKMG)元件結構、第五代應力技術以及先進的193奈米微影(Lithography)技術。在相同的晶片效能基礎上,鰭式場效電晶體相較於傳統平面式架構的電晶體能夠提供更優異省電優勢,是先進行動應用產品不可或缺的要素。民國一百零二年研發組織成功地完成製程開發測試載具(TV1R)的驗證,提供客戶1.0版設計套件(設計法則與SPICE 模型),並且提供二個公開的晶圓共乘服務,超過十家客戶及矽智財供應商使用此晶圓共乘服務並且完成其矽智財驗證。16奈米製程技術已經以良好的良率完成生產驗證。

10奈米製程技術

10奈米製程技術已於民國一百零二年開始進行研發,相較於前幾世代製程技術,10奈米製程將顯著地降低晶片功率消耗並維持相同的晶片效能。民國一百零三年的研發將著重於基礎製程制定、良率提升、電晶體效能改善及可靠性評估。10奈米製程技術預計於民國一百零四年進入試產,民國一百零五年開始量產。

微影技術

民國一百零二年,台積公司除在16奈米微影技術的研發上獲得豐碩的成果,該項技術步入試產階段,亦針對48奈米間距矽鰭結構開發許多創新的成像技術,這些技術克服了三維元件結構的高深寬比所帶來晶片表面凹凸落差的挑戰,此外,需要特殊的努力方能有效降低上述因三維結構所造成之缺陷,民國一百零二年,許多關鍵的解決方案因應而生,例如,提升機台潔淨度、材料與製程的協同最佳化,以及缺陷檢測方法強化。高度自動化及包括強化機台控制與穩定度的先進製程控制系統顯著地降低了產品重製率(Rework Rate)並加速生產週期,加快降低缺陷及提升良率的速度。

民國一百零二年,台積公司推出多項創新技術,成功地展開10奈米製程的研發。雖然浸潤式微影技術將延用到10奈米製程,針對20奈米製程及16奈米製程開發的雙重顯影技術已不足以應付10奈米的需求,因此,多重曝光成為實現高良率生產不可或缺的技術。 此外,為了進一步提高光學微影的製像能力,已完成材料製程的有效學習、影像模型化以及缺陷控制,以實現10奈米技術。

民國一百零二年,台積公司成功地安裝了一台NXE3300極紫外光(EUV)曝光機。相較於浸潤式光學微影多重曝光,EUV技術擁有製程簡化的明顯優勢,但是EUV光源功率不足仍是一大隱憂。

多重電子束直寫技術(MEB DW)不僅擁有實現關鍵層成像的潛能,亦可能針對非關鍵層與十八吋晶圓製造降低成像成本。此項技術正在被開發來滿足7奈米及未來更先進製程的成像需求。台積公司結合設計、互補金屬氧化物半導體、微機電系統及封裝領域所組成的團隊,正合力開發與製造應用於KLA-Tencor 的反射電子束微影(Reflective E-Beam Lithography, REBL)系統之數位圖形產生模組。首顆由KLA-Tencor與台積公司共同開發的數位圖形產生測試晶片已於民國一百零二年第三季完成產品設計定案。

光罩技術

光罩技術是先進曝光微影技術中極為重要的一環。民國一百零二年,台積公司完成16奈米光罩技術的開發,在10奈米光罩技術的開發上取得實質的進展。同時,極紫外光的光罩技術亦不斷地進步。台積公司與供應商合作持續降低光罩基板上的缺陷密度。此外,台積公司持續與許多產業聯盟合作開發EUV光罩技術所需要的架構。

導線與封裝技術整合

三維積體電路(3D IC)

民國一百零二年,台積公司完成CoWoS™系統整合解決方案量產,締造一項業界的全新里程碑。CoWoS™解決方案結合台積公司先進的矽晶片技術,在傳統系統單晶片之外,提供客戶系統級整合替代解決方案。此項技術已通過客戶28奈米場域可程式化閘陣列 (FPGA)產品的認證。20奈米研發工作持續進行中,客戶產品設計定案預計民國一百零三年上半年完成。台積公司成功地展示採用28奈米高效能行動運算製程(28HPM)穿透電晶體堆疊技術(Through Transistor Stacking, TTS)生產應用處理器及加寬匯流排動態隨機存取記憶體(Wide I/O DRAM)之三維積體電路封裝技術,並完成16奈米製程矽穿孔技術(TSV)的開發。

先進封裝研究發展

台積公司提供多樣的無鉛覆晶封裝技術。民國一百零二年,台積公司通過超精細間距陣列(80微米間距)銅凸塊的20奈米製程銅柱導線直連封裝技術(Bump-on-Trace, BOT)的生產認證以用於行動手持裝置。此外,台積公司亦擴大無鉛封裝技術的範圍到超大晶粒尺吋晶粒(≧600平方毫米)用於高效能產品應用(繪圖處理器/中央處理器/場域可程式化閘陣列/網路處理器)。

先進導線技術

民國一百零二年,台積公司持續聚焦在開發最低銅電阻及電容絕緣體的先進導線技術。針對16奈米製程技術,台積公司已經開發一種新的絕緣體結構以有效減少銅導線間的電容。針對10奈米與更先進製程技術,台積公司已開發一種新的間隔層成像方式以減少銅導線之線寬與間隔,並將信號延遲最小化。台積公司的銅導線有效電阻率具高度競爭力且低於國際半導體技術藍圖(The International Technology Roadmap for Semiconductors, ITRS)的預估值。

先進電晶體元件研究發展

市場對於高效能及低耗電先進邏輯技術應用產品的強烈需求推動電晶體結構與材料的創新與研究,台積公司在這方面的研究一直走在業界的前端,特別是積極投入研發除了矽晶材料外的其它擁有優異效能與功耗特性的元件材料,例如鍺及三五族化合物半導體等。舉例來說,台積公司研發團隊在民國一百零二年國際電子元件會議(International Electron Device Meeting, IEDM)針對鍺通道P型金屬氧化層半導體鰭式場效電晶體結構及N型金屬氧化層半導體銦化鎵半導體發表了創世界紀錄的電晶體效能。台積公司亦積極研究採用創新奈米技術電晶體結構的新觀念。

特殊製程技術

台積公司提供多樣化的新製程技術以協助客戶廣泛解決各類產品的應用。台積公司強化系統單晶片技術發展藍圖以滿足特殊應用產品的需求,包括混合訊號、射頻市場、高壓電源管理IC、面板高壓驅動IC、微機電系統以及嵌入式記憶體。

混合訊號/射頻技術

台積公司已成功完成客戶在28奈米射頻互補金屬氧化物半導體(RF CMOS)應用產品的驗證,以滿足客戶對下一世代射頻收發器(例如4G長期演進技術)的需求。台積公司亦正在開發20奈米高效能類比及射頻技術解決方案。第一代0.18微米互補雙極互補金氧半導體(CBCMOS)技術已完成開發並導入生產。

電源IC/雙極-互補金屬氧化半導體-雙重擴散金屬氧化半導體(BCD)技術/面板驅動技術

台積公司推出0.13微米BCD技術,成為首項在十二吋晶圓廠實現的BCD技術。同時,研發團隊完成了寬能隙材料氮化鎵(GaN)高電子移動率電晶體(High Electron Mobility Transistor, HEMT)技術的開發與量產驗證,適用於高功耗與高頻率應用產品。55奈米高壓技術已完成驗證,支援高品質行動顯示器,而0.15微米高壓技術的推出在於支援大尺寸面板市場,台積公司亦開發完成0.18微米高壓嵌入式快閃記憶體技術支援觸控面板應用。

微機電系統技術

多樣化產品已於民國一百零二年通過量產驗證,主要支援產品包括千兆級畫素顯示密度、人類基因組測序等生物微機電系統應用、第二代運動感測器產品以及高解析度噪音消除麥克風。

快閃記憶體/嵌入式快閃記憶體技術

民國一百零二年,台積公司在嵌入式快閃記憶體技術領域達成數項重要的里程碑。在較成熟的65奈米製程與55奈米製程方面,單一閘及分離閘(Split-gate)等反或閘式(NOR)技術已經完成客戶驗證。40奈米分離閘技術已經出貨支援車用及消費性電子產品。支援28奈米低功耗與28奈米高效能行動運算製程平台的嵌入式快閃記憶體技術開發正在進行中,因應智慧卡(Smart Card)、微控制器(MCU)以及車用電子等產品的應用。

技術平台

台積公司提供客戶具備完整設計基礎架構的技術平台,以達成令人滿意的生產力及生產週期,其中包括:電子設計自動化(EDA)設計流程、通過矽晶片驗證的元件資料庫及矽智財(IP)、以及模擬與驗證用的設計套件,例如製程設計套件(PDK)及技術檔案。

台積公司與電子設計自動化合作夥伴積極地驗證電子設計自動化工具,以便在新技術上準備就緒,並確保整個開放創新平台生態系統能夠提供客戶最高品質的設計經驗,特別的是,16奈米係台積公司提供給客戶的首項鰭式場效電晶體技術,台積公司與其生態系統夥伴共同改善工具驗證流程,以便同時驗證單一工具以及採用先進核心處理器驗證整合工具(電子設計自動化工具驗證結果可於TSMC-Online取得)。

有鑑於市場對於高度整合型晶片設計「首次生產即成功」與「產品提早上市」的需求與日俱增,民國一百零二年,台積公司擴展其矽智財品質管理專案(TSMC9000),使得矽智財稽核得以在台積公司或其外部認證的實驗室進行。目前,此擴增的品質管理專案包括標準介面矽智財,例如行動產業處理器界面(MIPI)、高清晰度多媒體介面(HDMI)、及低電壓差分訊號(LVDS)。未來一年將會涵蓋更多的矽智財。同時,台積公司貢獻其矽智財標籤(IP Tag)格式給業界,將矽智財品質追蹤的覆蓋率進一步擴展至台積公司矽智財聯盟夥伴以外的產業界。為了能夠結合台積公司認證的矽智財以協助客戶規劃新的產品設計定案,目前開放創新平台生態系統建立一個入口網站連結客戶至一個擁有超過40個解決方案提供者的生態系統。

協助客戶開始設計

台積公司的技術平台提供了堅實的基礎,協助客戶實現設計,客戶得以直接透過台積公司內部開發的矽智財與工具或其OIP夥伴擁有的矽智財與工具進行晶片設計。

技術檔案與製程設計套件

從0.5微米到16奈米製程,台積公司廣泛的提供製程設計套件,支援數位邏輯、混合訊號、射頻(RF)、高壓驅動器、CMOS影像感測器(CIS)以及嵌入式快閃技術等應用領域。除此之外,台積公司提供技術檔案:設計法則檢查(DRC)、布局與電路比較(LVS)、寄生元件參數萃取(RC Extraction)、自動布局與繞線(Place-and-Route)及布局編輯器(Layout Editor)以確保電子自動化工具支援其製程技術。每年客戶下載使用技術檔案與製程設計套件已超過10萬次。

元件資料庫與矽智財

台積公司與其設計聯盟合作夥伴為客戶提供了豐富的可重複利用矽智財,對許多電路設計來說,這些矽智財是不可或缺的模組。民國一百零二年,在台積公司新的客戶產品設計定案中,有超過60%的設計使用了台積公司與/或其合作夥伴的一個或多個元件資料庫與矽智財。民國一百零二年,台積公司擴增其元件資料庫與矽智財到6,300個,較民國一百零一年成長16%。

設計方法與流程

民國一百零二年台積公司透過開放創新平台的合作,克服了關鍵的設計挑戰,針對16奈米鰭式場效電晶體及三維積體電路(3D IC)晶片堆疊技術發表了完整的參考流程。

16奈米參考流程為了達到效能、功耗與面積的最佳化的目的,在布局與繞線(Place-and-Route)、寄生元件參數萃取、時序分析、電遷移、阻抗壓降以及實體驗證(Physical Verification)等領域提供鰭式電晶體設計解決方案和設計方法。此參考流程亦提供布局依存效應(Layout-Dependent Effect)及電壓依存的設計法則檢查(Voltage-Dependent Rule Checking)以提升客製化設計的準確度及生產力。

三維積體電路參考流程延續先前宣布的CoWoSTM參考流程,用來解決真正的三維晶片堆疊技術,三維積體電路參考流程針對矽穿孔(TSV)技術模組、功率完整性分析、熱能分析、晶片-封裝-基板開關雜訊分析(Chip-Package-Board Switching Noise Analysis),及透過Wide IO在記憶體整合的可測試設計(DFT),提供了完整的設計解決方案,這些分析工具讓客戶能夠充分地探索三維積體電路技術所帶來的新系統整合機會。

智慧財產

堅實的智慧財產權組合強化了台積公司的技術領導地位和保護我們先進和尖端技術。民國一百零二年,台積公司創紀錄共獲頒940件美國專利以及超過500件以上的台灣及中國大陸專利,另還有多項其他國家之專利。民國一百零二年,台積公司在前50名獲頒最多美國專利的企業排名第35名。台積公司已在全球擁有超過2萬個專利(包含正在申請的專利)。台積公司將會持續一貫的智財資本管理策略計劃,並結合公司策略考量與營運目標,以執行智慧財產權的即時產出、管理及運用。

台積公司已建立一套藉由智慧財產權來創造公司價值的運作模式,因此智財策略的擬定會全面考量研發、營運目標、行銷、企業發展等整體策略。智財權一方面可以保護公司營運自由,另一方面也可強化競爭優勢,並可援引用來創造企業獲利。

台積公司不斷改善智財組合的品質,減低維護成本。台積公司將持續投資智財組合及智財管理系統,以確保公司在技術上的領導地位並從中獲得最大利益。

大學晶圓快捷專案

台積公司在台灣的大學研究中心

台積公司已顯著地擴大與台灣的大學進行合作,與有名望的大學攜手成立許多新的研究中心,這些研究中心擔負雙重的任務:首先是培養更多未來適合服務於台積公司的高素質學生,其次是激勵大學教授提出新的研究專案計劃,包括專注於最先進的半導體元件、製程、材料科技、半導體製造及工程科學,以及與半導體產業相關的特殊製程技術。民國一百零二年,台積公司在國立台灣大學及交通大學分別成立研究中心,預計民國一百零三年於國立成功大學及清華大學成立二個新的研究中心。這些研究中心由政府單位及台積公司出資贊助,台積公司承諾投入數億元新台幣並提供大學晶圓共乘專車。民國一百零二年,大約300名在電子、物理、材料工程、化學、化工及機械工程領域成績優異的學生加入這些研究中心。

台積公司大學晶圓快捷專案

台積公司成立「大學晶圓快捷專案」(TSMC University Shuttle Program)之目的係提供全球頂尖大學傑出教授使用先進的矽製程技術以研發創新的電路設計觀念。台積公司的大學晶圓快捷專案有效地串起來自全球頂尖大學的教授、研究生與台積公司主管們的研究動力與熱情,在半導體領域創造更卓越的先進技術與新世代的人才培育。

台積公司的大學晶圓快捷專案提供的製程技術包括:進行類比/混合訊號電路與射頻設計的65奈米製程及40奈米製程、支援微機電系統(MEMS)設計的0.11微米/0.18微米製程,以及特殊研究計劃使用的28奈米製程。參與台積公司大學晶圓快捷專案的頂尖大學,包括美國的麻省理工學院(M.I.T.)、史丹福大學(Stanford)、加州大學柏克萊校區(UC Berkeley)、加州大學洛杉磯校區(UCLA)、德州大學奧斯汀校區(UT Austin)以及密西根大學。在台灣,積極參與的研究小組包含國立台灣大學、交通大學以及清華大學。其它的參與者還有來自中國的北京清華大學、香港的香港科技大學與新加坡的南洋理工大學。

參與台積公司大學晶圓快捷專案的大學肯定此項專案的重要性,讓他們的研究生們得以實現令人興奮的設計,範圍涵蓋從低功耗記憶體、類比數位轉換器,到先進的射頻和混合訊號生物醫療系統,實屬產學雙贏的世界級合作。民國一百零二年,台積公司接獲來自全球各大學教授的感謝函,包括麻省理工學院、史丹福大學、加州大學柏克萊校區、加州大學洛杉磯校區、密西根大學、國立台灣大學以及國立交通大學。

未來研發計劃

基於民國一百零二年在先進技術上締造的優異成果,台積公司未來將繼續擴展其研發投資。台積公司計劃進一步強化前瞻性技術研究,繼續研發新的電晶體及製程技術,例如三維(3D)結構、應變層互補金屬氧化半導體(Strained-layer CMOS)、高載子移動率材料以及創新的三維積體電路元件。目前,奈米級互補金屬氧化半導體電晶體的基本物理和其特性的研究是台積公司的研發重點之一,以作為了解和引導未來先進製程元件的設計方向。台積公司已經運用相關的研究結果,確保我們繼續在28奈米和20奈米製程技術世代的領導地位,並將此領先優勢延續到10奈米和7奈米製程。台積公司的目標之一,是藉由內部的創新以及與產業領導者和學術界共同合作來延續摩爾定律,我們尋求具有成本效益的技術和製造解決方案。

台積公司將持續和國際聯盟及光學微影設備供應商緊密合作,確保能夠及時進行193奈米波長高數值孔隙(High-NA)掃瞄機技術、極紫外光微影技術和多重平行電子束直寫技術的開發。這些技術在台積公司10奈米、7奈米及更先進製程技術的製程研發上具有與日俱增的重要性。

台積公司亦將繼續和光罩寫入器及檢驗設備供應商合作,共同開發先進的光罩製造技術,以維持在光罩品質及交期週期上的領導地位,並滿足研發、產品試製及生產的高標準要求。

台積公司擁有優異、高度專注的研發團隊,加上對創新的承諾,我們深信一定能提供客戶最具競爭優勢且最具成本效益的系統單晶片製程技術,從而支援台積公司的營運成長及獲利能力。

台積公司未來主要研發計劃摘要

計劃名稱 計劃內容 預計試產時程

10奈米邏輯技術平台應用

同時支援數位及類比產品應用的第三代鰭式場效電晶體製程技術

民國104年

7奈米邏輯技術平台應用

支援系統單晶片技術的互補金屬氧化物半導體技術平台

民國106年

三維積體電路

因應系統級封裝技術,開發更具成本效益及更具尺寸、效能優勢的解決方案

民國103年至民國105年

下一世代的微影技術

發展極紫外光及多重電子束技術以延伸摩爾定律

民國103年至民國108年

長期研發

特殊系統單晶片技術(包括新型非揮發性記憶體、微機電、射頻、類比晶片)和5奈米電晶體

民國103年至民國108年

以上計劃之研發經費約佔民國103年總研發預算之70%,而總研發預算預估佔民國103年全年營收的8%。