台積公司開始為客戶大量生產0.18微米產品先進的0.18微米製程較0.25微米製程密度增加一倍、運算速度提高三成、功率耗損減少三分之二

台灣積體電路製造股份有限公今(17)日宣佈該公司已使用其0.18微米CMOS製程技術正式為客戶大量生產產品。這個使用單層矽晶、六層金屬、低介電係數材質的最新製程-- CL018,是業界第一個可以為客戶大量生產的真正0.18微米製程。

台積公司總經理曾繁城博士表示,台積公司自成立以來,不斷地致力於在最短時程內提供客戶最新的製程技術。在0.18微米製程推出後,台積公司已走在美國半導體協會(SIA)技術藍圖(roadmap)的前端,提供客戶最新世代的製程技術。該公司除了目前的訂單外,第二季將會有六個客戶投片(tapes out),而下半年預計還會有超過三十個以上的投片計劃。

台積公司CL018製程嚴謹的製程準則可以讓晶片達到每一平方公釐(mm2)容納十萬個邏輯閘(gates)的集積度,以此製程製造的靜態隨機存取記憶體(SRAM),其單位尺寸(cell size)可以小至4.65平方微米。在速度的表現上,邏輯元件可超過400百萬赫茲(MHz),而記憶體則高於500百萬赫茲。此外,在1.8伏特電壓下運作,每邏輯閘的功率耗損(power gate dissipation)每百萬赫只有不到30奈瓦(nW)。台積公司CL018製程提供了密度、速度以及功率的最佳組合,能滿足客戶在電腦、通訊及消費性電子各領域的廣泛需求。使用0.18微米製程的產品,初期主要為高效能電腦3D繪圖晶片、新一世代的數位隨選器(digital set-top box)、高容量可程式邏輯元件(PLD)以及先進的無線通訊應用產品。

台積公司CL018製程對提供系統單晶片產品是一個重要的製程技術平台。CL018是以1.8伏邏輯製程為基礎,客戶可以依需求加上2.5伏或3.3伏的電晶體完成混合訊號核心(mixed-signal core)及輸出入單元(I/O);加上精準電容與電阻達成高效能混合訊號功能;或者是加上高品質電感、可變電容(varactors)與二極體達到射頻(RF)功能。該公司預計明年再增加嵌入式動態隨機存取記憶體(Embedded DRAM)及嵌入式快閃記憶體(Embedded Flash)二個模組在其CL018製程中。

台積公司認為,所謂“真正的”0.18微米製程不只是金氧半場效電晶體(CMOS FET transistor)的閘極寬度必須達到0.18微米而已,線路及連接的設計也必須符合0.18微米製程技術的要求。由台積公司CL018製程所生產的晶片,正可以達到業界最小的金屬間距:包含接觸點(contacted)在內的第一層金屬,其間距(pitch)的寬度僅有0.46微米,第二層到第五層的金屬間距為0.56微米,而第六層金屬間距為0.90微米。因此,台積公司的0.18微米製程能大大提高閘極密度,每片晶圓可以生產出更多晶粒,達到更低的晶粒單位成本,真正為客戶締造0.18製程技術所能提供的最大競爭優勢。

台積公司總經理曾繁城博士表示,台積公司如同以往再次領先業界,以最快速度提供可供量產的最先進0.18微米製程,協助客戶加速其產品上市的時間。目前市場上對0.18製程技術的需求正在快速攀升,台積公司預計今年0.18微米製程的需求在起始階段為三萬四千片八吋晶圓,明年則將大幅增加到六十萬片,而該公司已經規劃好足夠因應、甚至能超前客戶需求的產能。

製程技術說明

台積公司CL018技術摘要 初次量產(first production):1999年第二季 核心電壓(core supply voltage):1.8伏特 輸出/入電壓(I/O voltage):2.5伏特及3.3伏特 實際閘長(physical gate length):0.16微米 閘極介電層(gate dielectric):雙層氧化物在1.8伏特/3.3伏特下為32/70埃(angstroms);在1.8伏特/2.5伏特下為32/50埃 閘極半間距(poly half-pitch):0.215微米 矽化鈷的閘極