台積公司建構完成28奈米晶片設計生態環境
並與設計生態環境夥伴聯手在DAC發表最新的設計解決方案

台灣積體電路製造股份有限公司今(26)日宣佈,已順利在開放創新平台(Open Innovation PlatformTM)上,建構完成28奈米設計生態環境,同時客戶採用台積公司開放創新平台所規劃的28奈米新產品設計定案(tape out)數量已經達到89個。台積公司亦將於美國加州聖地牙哥舉行的年度設計自動化會議(DAC)中,發表包括設計參考流程12.0版(Reference Flow 12.0)、類比/混合訊號參考流程2.0版(Analog/Mixed Signal Reference Flow 2.0)等多項最新的客製化設計工具,強化既有的開放創新平台設計生態環境。

台積公司28奈米設計生態環境已準備就緒,提供包括設計法則檢查(DRC)、佈局與電路比較(LVS)及製程設計套件(PDK)的基礎輔助設計;在基礎矽智財方面有標準元件庫(standard cell libraries)及記憶體編譯器 (memory compilers);另外,此設計架構亦提供USB、 PCI與DDR/LPDDR等標準介面矽智財。客戶可經由TSMC-online下載這些設計工具與套件。一直以來,台積公司與電子設計自動化(EDA)夥伴在28奈米世代的合作相當緊密,共同追求設計工具的一致性,改善設計結果。目前EDA主要領導廠商Cadence、Synopsys 與Mentor運用於28奈米晶片上的可製造性設計統一(United DFM)架構便是一個很好的例子。

台積公司參考流程12.0版新增加許多特色:可應用於透過矽基板(silicon interposer)及矽穿孔(TSV)技術製造生產的二點五維與三維積體電路(2.5-D/3-D ICs)、提高28奈米以模型為基礎模擬可製造性設計的速度;此參考流程亦可運用在先進電子系統階層設計(ESL),整合台積公司的功率、效能及面積製程技術。另外,此參考流程版本將首次呈現台積公司20奈米穿透式雙重曝影設計(Transparent Double Patterning)解決方案,持續累積在創新開放平台架構下20奈米的設計能力。另外,類比/混合訊號參考流程2.0版本提供先進的多夥伴類比/混合訊號設計流程,協助處理複雜度與日俱增的28奈米製程效能與設計挑戰,並解決在高階可製造性設計(Superior DFM)與設計規範限制(RDR)間相容性及可靠性問題。

台積公司設計暨技術平台處資深處長侯永清表示:「我們相信客戶能立即運用台積公司28奈米先進技術及產能優勢來生產他們的設計;同時,客戶們也能在不久的將來準備向更先進的20奈米世代設計邁進。透過與電子自動化設計廠商和矽智財夥伴間的緊密合作,台積已經建構了一個完備且穩固的28奈米設計生態系統,成功地協助客戶達成產品設計的目標 。此外,參考流程12.0版及類比/混合訊號參考流程2.0版的推出亦能解決應用於下一世代28奈米與20奈米設計上所面臨的關鍵瓶頸。」

DAC大會上的新技術與設計方案

參考流程12.0版及20奈米穿透式雙重曝影
隨著半導體製程技術向前推進,金屬導線厚度愈來愈小,目前微影曝光系統的曝影能力已無法因應20奈米製程技術發展。然而,雙重曝影(double patterning)這項關鍵技術,使得現行微影技術能夠克服成像解析度的極限,且毋需使用尚未驗證的極紫外光(EUV)微影技術。台積公司的穿透式雙重曝影解決方案讓系統及晶片設計廠商得以順利邁入20奈米技術,且毋需調整目前的設計方法或參考流程。此項技術已提供給EDA合作夥伴進行相關產品及服務開發,並已經通過驗證準備上市。

2.5-D 矽基板
基本上2.5D晶片的設計是由矽基板將多層晶片整合起來,此矽基板可應用於不同的技術。參考流程12.0版在平面規劃(floorplanning)、配置與繞線(Place & Route)、電阻壓降(IR-drop)及熱分析(thermal analysis)上具備新的設計能力,可同時應用於多個製程及2.5D晶片測試設計。

28奈米功率、效能及DFM設計的強化
在精細幾何技術上,電線及通道電阻的時序降低日益明顯。參考流程12.0版推出強化繞線的方法:將通道數量減到最小、改變繞線布局、或將電線加寬以減輕電線與通道電阻的衝擊。漏電流增加是因為在28奈米製程上的臨界電壓(threshold voltage)與閘極氧化層(gate Oxide)厚度減少。多模多角(multi-mode multi-corner)的漏電最佳化可提供不同的電壓選擇及閘極偏壓庫,讓設計者更有效的減少漏電。最後,為了盡量縮短28奈米熱點檢查及修正的設計時間,DFM 資料套件(DDK)加入一具新的「熱點過濾引擎」以提高model-based可製造性設計分析的速度。

類比/混合訊號參考流程2.0版
當設計廠商客製化28奈米晶片時,類比/混合訊號參考流程2.0版能幫助確保DFM與 RDR之間的相容性。此參考流程提供正確的設計結構及選擇設定以使用台積公司的PDK與DFM。此外,台積公司將累積所學的可靠性與生態系統夥伴合作,共同推出新穎的方法濾除可能的缺陷。台積公司和二十一家開放創新平台生態系統夥伴將聯手展示參考流程12.0版及類比/混合訊號參考流程2.0版的特性與優點。

射頻參考設計套件3.0版
台積公司將推出最新的射頻設計套件(RF RDK 3.0)給射頻設計廠商使用,該設計套件內建先進的矽相關60GHz毫米波設計套件,也提供客戶創新的方法,透過電磁模擬使用自行選擇的電感器進行設計。

關於開放創新平台
OIP係在晶片設計產業、台積公司設計生態系統合作夥伴以及台積公司的矽智財、晶片設計與可製造性設計服務、製程技術以及後段封裝測試服務之間加速即時創新。它擁有多個互通的設計生態系統介面以及由台積公司與合作夥伴協同開發出的構成要素,這些構成要素係由台積公司主動發起或提供支援。透過這些介面以及基本元件,可以更有效率地加速整個半導體產業供應鏈每個環節的創新,並促使整個產業得以創造及分享更多的價值。此外,台積公司的AAA-主動精準保證機制(Active Accuracy Assurance Initiative)是開放創新平台中的另一重要關鍵,能夠確保上述介面及基本元件的精確度及品質。

關於台積公司
台積公司(TSMC)是全球最大的專業積體電路製造服務公司,提供業界卓越的製程技術、元件資料庫、設計參考流程及其他先進的晶圓製造服務。台積公司在2010年擁有足以生產相當於1,133萬片八吋晶圓的產能,其中包括二座先進的GIGAFAB™ 十二吋晶圓廠(晶圓十二廠及晶圓十四廠)、四座八吋晶圓廠(晶圓三、五、六及八廠)、一座六吋晶圓廠(晶圓二廠)。此外,台積公司亦有來自其轉投資子公司美國WaferTech公司、台積電(上海)有限公司以及新加坡合資SSMC公司充沛的產能支援。台積公司係第一個使用40奈米製程技術為客戶成功生產晶片的專業積體電路服務公司。其企業總部位於台灣新竹。進一步資訊請至台積公司網站www.tsmc.com.tw查詢。