TSMC DESIGN CENTER
IN JAPAN

TSMCデザインセンターで有意義かつやりがいのある仕事を

ワールドワイドの主要顧客を担当し、最先端製品設計の為の設計エコシステム開発に携わります

READ MORE +

TSMCについて

  • 1987年に設立された世界最大の半導体ファンドリー
  • 台湾に本社を置きグローバルに展開、1997年には日本オフィスを開設
  • ニューヨーク証券取引所に上場、上位20社に入る
  • 7nmプロセスを初めて量産化
About TSMC

1987年に設立されたTSMCは、専業ファンドリービジネスモデルの先駆者であり、設立以来、世界最大の専業半導体ファンドリーです。TSMCは、世界中のお客様とパートナーに向け、業界をリードするプロセステクノロジーと、製品設計を可能にするエコシステムを提供し、世界の半導体産業に革新をもたらします。

TSMCのウェハー生産能力は、12インチ換算で年間1,200万枚を超え、業界で最も広範囲となる2umから業界最先端となる7nmまでのテクノロジーを提供しています。TSMCは、7nmプロセスの量産化とEUVリソグラフィー技術の商用化において、最初に成功したファウンドリーです。TSMC本社は台湾新竹市にあります。詳細につきましては、こちらをご参照ください。

日本のTSMCデザインセンターとは

  • 7nm/5nm以降の最先端設計ソリューションを開発
  • 大手ファブレスとIDM企業とコラボレーション
  • 長期的なキャリア開発の機会を提供
  • TSMC本社/R&Dセンターに所属し、最先端技術開発に参画
  • 勤務地は横浜市/みなとみらい駅から徒歩5分

TSMCデザイン・センター(JDC)では、ワールドクラスのデザインチームと協力して、世界トップクラスの洗練されたデザインサービスエコシステムの中で、5nmプロセス、3nmプロセス、更なる先端ノードを含む世界最先端の半導体技術開発に参画することにより、技術やリーダーシップのスキルに磨きをかけることができます。採用後の主な役割は、日々の生活に変革をもたらす最先端製品を世の中に送り出す為に、当社のワールドワイドの主要顧客をサポートすることです。

以下のPre-Siliconのデザインフローのあらゆる面での開発および最適化に携わり、半導体のイノベーションを実現する仕事です:

  • 顧客企業の要望に基づきAPR化をサポート
  • TSMC design-process co-optimizationとしての、TSMC内部テストチップの開発
  • TSMCプロセスのFoundation IPとして、SRAMマクロやコンパイラを開発
  • TSMCプロセスのAPRを可能にするデザインフローの開発
  • TSMCテクノロジーに関連する合成、フロアプラン、APR、タイミング/パワー・サインオフ&物理検証

求人募集

  • APR/Physicalデザインエンジニア及びマネージャー
  • メモリデザイン・エンジニア及びマネージャー
APR/Physicalデザインエンジニア及びマネージャー

APR の Implementation、Netlist(又は RTL)から GDS までの設計フロー、先端テクノロジー向けの Advanced APR 開発を担当します。

Apply Now
メモリデザイン・エンジニア及びマネージャー

メモリ IP 開発マネージャー及びデザイナーを募集しています。先端テクノロジーに用いられる SRAM コンパイラー、カスタムメモリ、新規メモリの IP 開発に携わります。

Apply Now
Layout Engineer/Manager

Develop Memory IP/Analog IP/Standard Cell.

Apply Now
Standard Cell Design Engineer/Tech. Manager

Standard cell circuit/layout design/optimization and timing analysis for high speed, low power and low voltage.

Apply Now
Standard Cell Characterization Engineer/ Tech. Manager

Standard cell characterization for timing/power/noise/variation and automation flow development.

Apply Now
APR Engineer/Manager (Test Chip)

Physical implementation of advanced technology chips.

Apply Now
Synthesis Engineer

RTL synthesis, SDC/UPF verification, low power design implementation for advanced technology chips.

Apply Now

TSMC Japan Design Center
採用説明会

TSMCのR&D傘下の組織として、TSMC Design Technology Japan, Inc.を設立し、6月1日より活動を開始しています。つきましては、採用説明会(webinar)開催日の2営業日までに、名刺のコピーまたは履歴書を tsmchr_jp@tsmc.com 宛にご送付ください。

TSMCのR&D傘下の組織として、TSMC Design Technology Japan, Inc.を設立し、6月1日より活動を開始しています。つきましては、採用説明会(webinar)開催日の2営業日までに、名刺のコピーまたは履歴書を tsmchr_jp@tsmc.com 宛にご送付ください。

日時 2月15日(月) 19時~20時 (GMT+9)
2月27日(土) 11時~12時 (GMT+9)
3月15日(月) 19時~20時 (GMT+9)
3月27日(土) 11時~12時 (GMT+9)
Register 採用説明会(webinar)開催日の2営業日までに、名刺のコピーまたは履歴書を tsmchr_jp@tsmc.com 宛にご送付ください。
説明者 デザインセンター長  安井 卓也
メモリ開発部部長   新居 浩二
募集人数 100人超
募集要件 3,5nmなど業界の最先端の技術開発を一緒に担っていただけるメンバーを募集します。
  1. デジタルレイアウト設計経験者
  2. SoC向けメモリ設計経験者(コンパイラー開発、キャラクタライズ)
  3. スタンダードセル開発経験者
  4. アナログ、IOレイアウト設計経験者
勤務地 みなとみらいグランドセントラルタワー, 横浜/みなとみらい
備考
  1. 参加者は事前に履歴書の送付をお願いします(tsmchr_jp@tsmc.com)。日本語、英語語いずれでも可
  2. 通勤県外の方向けへの家賃補助なども完備しています。
  3. 経験がすくなくともやるきのあるは採用致します。
    手厚いトレーニングで支援いたしますので、安心して応募ください。

なお、会議参加人数に制限がありますので、予定人数を超えた場合また募集要件に合わない場合
参加をお受けできない場合がありますので、ご了承ください。

新卒採用

TSMC ジャパンデザインセンターでは、新卒採用も募集しています。

TSMC ジャパンデザインセンターでは、新卒採用も募集しています。

応募職種:メモリー設計、カスタムレイアウト設計、デジタルレイアウト設計、スタンダードセル開発

応募を希望される方は、tsmchr_jp@tsmc.comまでお名前、大学名、専攻分野をメールにてご連絡ください。説明会日程や選考プロセスについてご案内させて頂きます。

Q&A

TSMCジャパンデザインセンターに関するお問い合わせ、ご質問等は、tsmchr_jp@tsmc.comまでお気軽にご連絡ください。

TSMCジャパンデザインセンターに関するお問い合わせ、ご質問等は、tsmchr_jp@tsmc.comまでお気軽にご連絡ください。

About TSMC Japan Design Center

当社には、顧客と当社の製造技術を結ぶデザインテクノロジープラットフォーム(DTP)という組織があり、求めているデザインエンジニアはこの組織に属することになります。できるだけ容易に、またできるだけ当社の先端技術を活⽤できるようにすることがDTPの役割です。そのために、EDAツールの設計フロー、シリコン動作検証済みのライブラリー、顧客の設計をサポートするためのIPブロック、シミュレーション・検証キット、プロセスデザインキット(PDK)、テクノロジーファイルを提供しています。DTPのデザインチームは、当社の最先端プロセステクノロジーを使⽤し、世にないものをデザインする組織であると⾔えるかもしれません。

⽇本企業は何⼗年にもわたり、エレクトロニクス業界を牽引してきました。優れた⼈材と⾰新的なアイデアを備え、グローバルな半導体サプライチェーンにおいて重要な地位を確⽴してきたのです。このような⽇本において、当社が20年以上にわたり業界に貢献できたことを誇りに思っています。

⽇本のパートナーとは緊密に連携するだけでなく、グローバルマーケットをサポートするために協業を拡⼤させています。⽇本の多様で繁栄する半導体エコシステムをサポートすると共に、これらのリソースを活⽤し世界中の顧客の利益につなげられればと考えています。 2019年11⽉には、東京⼤学とアライアンスを締結しました。東京⼤学にあるシステムデザイン研究センター (d.lab)に当社のリソースを提供し、半導体システムに関する研究を共同で推進していきます。今回開設する⽇本のデザインセンターは、世界中のデザインセンタ ーネットワークにおいて、⾮常に重要な役割を担うものと期待しています。

将来に向けたさらなる発展のためには、強⼒なDTPチームが不可⽋です。DTPチームの⼀員として、半導体とコンピューティングの未来を形作るための役割を果たしていただきたいと考えています。10〜20年前であれば、⽐較的少数の企業のみが弊社の先端技術を求めていました。今⽇、⾝近にあるデバイスが、5Gネットワークによってつながるモバイルコンピ ューティングとAIの隆興に伴い、コンピューティングパワーへの需要がかつてないほど⾼まっています。多国籍インターネット企業から⼩さなスタートアップ企業まで、世界中のイノベーターが設計する独⾃のチップを⽤い、AIが⼤量のデータを迅速に処理しすぐに正しい判断を下せるようになります。DTPチームの⼀員として、当社のプロセステクノロジーを活⽤し、こうした企業のチップデザインをサポートしていただきます。

⾼性能コンピューティング、モバイルコンピューティング、 IoT、および⾞載⽤半導体は、来たるべき時代の成⻑要素とみています。当社に加わり、共に新しい時代を作り出していきませんか。

Team Introduction

TSMCジャパンデザインセンターに相当数のフィジカル デザイン チーム(PD Team)を編成します. このPDチームは、米国、台湾、日本に拠点を置くワールドワイドのPDチームの一部です。 PDチームの使命は、世界中の主要顧客をサポートして、N5 / N4 / N3などの最先端のプロセステクノロジーを採用し、最初のシリコンで成功したテープアウトを実現することです。 現在取り組んでいるプロジェクトは5nmテクノロジーであり、お客様にとって最も重要な製品ラインです。

すべての新しいテクノロジーについて、PD要件を満たすために新しいデザインルールと新しい機能に対応するようにEDAツールを調整する必要があります。 スタンダードセルアーキテクチャは、最高のPPA結果を達成するためにプロセステクノロジーと共同最適化する必要があります。それに応じて、設計フローとCADスクリプトおよび設定を更新する必要があります。これらは、私たちのPDチームが最先端の技術のための最先端の製品に取り組むときに直面するいくつかの課題です。最先端のテクノロジーを使用して実際の製品のインプリメンテーションに取り組むことは、本当にエキサイティングな機会です

EDAツール、ライブラリ、デザインフロー、CADスクリプトからの多くの新しいアップデートがあるため、デバッグは別の興味深い課題です。 根本的な原因を見つけ、これらの問題をタイムリーに解決し、マイルストーンを達成し、最終的に顧客の製品発売スケジュールを達成することは非常に重要です. お客様の製品デザインスペックと厳しいスケジュールを満たすために、フィジカル デザインスキルを継続的に磨く必要があります。積極的なPPAターゲットを達成するために、最適なソリューションを見つけるために、さまざまなAPRレシピとツール設定を試す必要がある場合があります。私たちのフィジカル デザイン作業のほとんどは、ブロックレベルのインプリメンテーションを中心に行われます. ゲートレベルのネットリストからテープアウトGDSまで、すべてのタイミング、パワー、DRC、LVS、EM / IRサインオフ検証が完了するまで全部含めて。

私たちのチーム文化は非常にプロジェクト的で、技術指向です。 マネージャーを含むすべてのメンバーは、技術的な作業を行う必要があります。 PDスキルは私たちの仕事にとって非常に重要です。したがって、すべてのメンバーが技術的なスキルを向上させるための多くのトレーニングを提供します. また、すべてのメンバーが自発的で、新しいテクノロジーに適応できるPDスキルを向上させるために熱心に取り組んでいることを期待しています. チーム内および顧客とのオープンで建設的なコミュニケーションを奨励します. これにより、プロジェクトに対する強力な取り組み、チームメンバー間の優れたチームスピリット、効率を改善するためのPDのベストプラクティスの共有を確立できると確信しています。

Other

JDCはTSMCワールドワイドデザインセンターの一部として、JDCチームメンバーは、JDC固有のプロジェクトだけでなく、他のデザインセンターと協力して共同のプロジェクトに取り組みます。

JDCの焦点:

  1. 重要顧客のデジタルインプリ設計
  2. スタンダードセル開発
  3. SRAMセル開発
  4. 先端技術テストチップ開発
  5. チップインプリメンテーションの効率向上
  6. カスタムレイアウトのサポート

Japan Design CenterはTSMC Design and Technology Platformの一部であるため、サポート要望と専門知識の要件に応じて、TSMCのすべてのお客様がJapan Design Centerのお客様に なります。

例えば、デジタルインプリ向けではメンバーが高度な技術を効率的に構築できるように,以下のような優れたトレーニングプログラムを準備しています。

  • TSMCの最先端のトランジスタと配線構造に関するプロセステクノロジーとデザインルールのトレーニング
  • スタンダードセルのアーキテクチャから配置ガイドラインまでの教育
  • 効率的なインプリメンテーションのためのネットリストからGDSまでの設計フロートレーニング
  • PPAを最適化する設計手法
  • 品質を保証するためのサインオフ条件やチェックリスト

さらに、経験豊富な技術者がマンツーマンで、効率的にトレーニングを支援および指導する「バディ」システムがあります。

関連情報